# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-029700

(43) Date of publication of application: 31.01.2003

(51)Int.Cl.

GO9G

G09G

(21)Application number: 2001-216271

(71)Applicant: FUJITSU LTD

(22) Date of filing:

17.07.2001

(72)Inventor: SEO YOSHIHO


HASHIMOTO YASUNOBU

# (54) DRIVING METHOD FOR PDP(PLASMA DISPLAY PANEL) AND DISPLAY DEVICE

## (57) Abstract:

PROBLEM TO BE SOLVED: To enhance luminous efficiency by reducing power loss.

SOLUTION: In the driving of a PDP generating display discharge of the number of times corresponding to luminance in cells to be lighted by the application of a voltage pulse train, in a driving process equivalent to one pulse generating the display discharge of one time, a stage charging the capacitance between display electrodes so that the voltage between the display electrodes exceeds a voltage with which the display discharge is started by supplying a current from a driving power source to the pair of the display electrodes to be lighted and a stage interrupting the passage of current between the pair of the display electrodes and the



driving power source at least at a part of a period from the starting of the display discharge to the completion of the display discharge are provided.

### **LEGAL STATUS**

[Date of request for examination]

04.10.2004

[Date of sending the examiner's decision of

(19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出限公開登号 特開2003-29700 (P2003-29700A)

(43)公開日 平成15年1月31日(2003.1.31)

						(43)20001		平成15年1月31日(2003.1.31)			
(51) Int.CL?		織別記号		FI				ラーマコード(参考)			
G09G	3/28			G 0 9	Ģ	3/20		611A		5 C O 5 8	
	3/20	611						641E	:	5C080	
		641		H 0 4	I N	5/66		101B	3		
H04N	5/66	101		G 0 9	G	3/28		Н	Į.		
								K			
			象商查審	未韵求	甜菜	項の数7	OL	(全 10 页	()	最終更に続く	
(21)山麻番号		特顧2001−216271(P2	001-216271)	(71)世			3223 i株式会	<b>₹</b> £			
(22)出題日		平成13年7月17日(20			神奈川 1 号	[]泉川崎	7的中原区上	小田	中4丁目1卷		
						1 海尾	底框				
						神奈川	限加爾	<b>孙中原区上</b>	小田	中4丁目1卷	
						1号	含土道	株式会社内	ı		
				(72)	(72)発明新	1 概本	康宣				
						神奈川	展川藍	市中原区上	小田	中4丁目1番	
						1号	含土道	株式会社内	1		
				(74)4	人理力	100086	9933				
		7				弁理士	- 久傷	<b>李雄</b>			
		·								最終質に続く	


#### (54) 【発明の名称】 PDPの駆動方法および表示装置

#### (57)【要約】

【課題】電力損失を低減して発光効率を高めることを目 的とする。

【解決手段】電圧パルス列の印加によって点灯すべきセルにおいて過度に応じた回数の表示放電を生じさせるPDPの駆動において、1回の表示放電を生じさせる1パルス分の駆動過程に、点灯すべきセルの表示電極対へ駆動電源から電流を供給して表示電極間の容置を当該表示電極間の容圧が表示放電の開始する電圧を超えるように充電する段階と、表示放電の開始から終了までの期間の少なくとも一部において表示電極対と駆動電源との通常を遮断する段階とを設ける。

## 本発明に係る基本的な駆動電圧波形および放電電流波形を示す図



(2)

#### 【特許請求の範囲】

【請求項1】電圧パルス列のED加によって点灯すべきセ ルにおいて輝度に応じた回数の表示放電を生じさせるP DPの駆動方法であって、

1

1回の表示放電を生じさせる1パルス分の駆動過程が、 点灯すべきセルの表示電極対へ駆動電源から電流を供給 して表示電極間の容置を当該表示電極間の電圧が表示放 電の開始する電圧を超えるように充電する段階と、 表示 放電の関始から終了までの期間の少なくとも一部におい て前記表示電極対と前記駆動電源との通常を遮断する段 10 階とをもつことを特徴とするPDPの駆動方法。

【請求項2】前記容置を充電する段階では前記表示電極 対に電圧Voを印加し、前記通電を遮断する段階の後に 前記電圧Voより低い電圧を前記表示電極対に印加する 段階を設ける請求項1記載のPDPの駆動方法。

【請求項3】前記容置を充電する段階において、前記電 圧Voよりも低い電圧を前記表示電極対に印加した後に 前記電圧Voを印加する語求項2記載のPDPの駆動方

示電極間の管圧が維持管圧以下になった場合には前記表 示電極対に放電電流を供給する請求項 1 記載のPDPの 駆動方法。

【請求項5】PDPに電圧パルス列を印加して点灯すべ きセルにおいて輝度に応じた回数の表示放電を生じさせ る駆動装置であって、

1回の表示放電を生じさせる1パルス分の駆動動作とし て 点灯すべきセルの表示電極対へ電流を供給して表示 電極間の容置を当該表示電極間の電圧が表示放電の開始 する電圧を超えるように充電し、その後に表示放電の関 始から終了までの期間の少なくとも一部において前記表 示電極対への通電を遮断することを特徴とする駆動装

【請求項6】面放電型のPDPとそれを駆動する駆動装 置とから構成される表示装置であって、

前記PDPは、表示画面内の放電空間が隔壁によってマ トリクス表示の列毎に区画され、前記隔壁で挟まれた列 空間が列方向に沿って周期的に狭まり、かつ前記列空間 のうちの広大部のそれぞれに面放電ギャップが形成され る構造をもち、

前記PDPにおいて、面放電のための電極対を構成する 複数の表示電極のそれぞれが、前記表示画面の行方向に 延びる帯状のバス部と、前記隔壁との交差位置毎に当該 バス部から列方向に張り出した複数のギャップ形成部と からなり、

前記駆動装置は、前記PDPに電圧パルス列を印加して 点灯すべきセルにおいて輝度に応じた回数の表示放電を 生じさせる装置であって、1回の表示放電を生じさせる 1 バルス分の駆動動作として、点灯すべきセルの表示電 間の電圧が衰示放電の開始する電圧を超えるように充電 し、その後に表示放電の開始から終了までの期間の少な くとも一部において前記表示電極対への通電を遮断する ことを特徴とする表示装置。

【請求項7】前記複数のギャップ形成部のそれぞれは、 それとともに面放電ギャップを形成する他の主電極のギ ャップ形成部との間で対向する辺どうしが平行でない形 状にバターニングされている請求項6記載の表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PDP (Plasma D isplay Panel: プラズマディスプレイパネル)の駆動方 法および駆動装置に関する.

【0002】PDPにおいては、大型化や高精細化によ る画素数の増加が消費電力の増大を招いている。駆動デ バイスの負担軽減および発熱対策の上で電力消費を低減 する必要がある。

[0003]

【従来の技術】カラー表示デバイスとして、面放電形式 【請求項4】前記通電を遮断する段階において、前記表 20 のAC型PDPが商品化されている。ここでいう面放電 形式は、輝度を確保する表示放電において陽極および陰 極となる電極(表示電極Xおよび表示電極Y)を、前面 側または背面側の基板の上に平行に配列し、表示電極対 と交差するようにアドレス電極(第3電極)を配列する 形式である。表示電極の配列には、マトリクス表示の行 毎に1対ずつ配列する形態と、表示電極Xおよび表示電 極丫を主本ずつ交互に等間隔に配列する形態とがある。 後者の場合、配列の両端を除く表示電極は隣接する2行 の表示に係わる。配列形態に係わらず、表示電便対は誘 30 鶯体で被覆される。

> 【①①①4】面放電形式のPDPの表示においては、各 行に対応づけられた表示電極対の一方を行選択のための スキャン電極として用い、スキャン電極とアドレス電極 との間でのアドレス放電と、それをトリガーとした表示 弯極間のアドレス放電とを生じさせることによって、豪 示内容に応じて誘弯体の帯電量(壁電荷量)を副御する アドレッシングが行われる。アドレッシングの後、表示 電極対に交番極性の維持電圧 (駆動電圧とも呼称され る)Vsを印加する。維持電圧Vsは(1)式を満た 40 寸。

 $[0.005] V f_{xy} - V w_{xy} < V s < V f_{xy} - (1)$ Vfスン:表示電極間の放電開始電圧

Vwスス:表示電極間の壁電圧

維持電圧Vsの印加により、所定量の壁電筒の存在する セルのみでセル電圧(電極に印加する駆動電圧と壁電圧 との和)が放電開始電圧Vfxxを越えて基板面に沿った 表示用の面放電が生じる。印加園朝を短くすると、視覚 的に発光が連続する。

【① ① ① 6 】 P D P の放電セルは基本的には2 値発光素 極対へ電流を供給して表示電極間の容量を当該表示電極 50 子である。したがって、中間調はフレーム期間における

個々の放電セルの補分発光量を入力画像データの階調値 に応じて設定することによって再現される。 カラー表示 は階調表示の一種であって、表示色は3原色の輝度の組 台ゼによって決まる。階調表示には、1フレームを輝度 の重み付けをした複数のサブフレーム(インタレース表 示の場合はサブフィールド)で構成し、サブフレーム単 位の発光(点灯)の有無の組合せによって補分発光質を 設定する方法が用いられる。駆動シーケンスの概要は次 のとおりである。各サブフレームに割り当てるサブフレ ーム期間は、画面の帯電分布を一場化するリセット期 間、表示内容に応じた帯電分布を形成するアドレス期 間、および交番極性のバルス列の印加によって階調値に 応じた回数の表示放電(サステイン放電ともいう)を生 じさせる表示期間(サステイン期間ともいう)に大別さ れる。リセット期間およびアドレス期間の長さは輝度の 宣みに係わらず一定であるが、表示期間の長さは輝度の 重みが大きいほど長い。

3

【0007】従来の駆動方法は、表示期間において図1 7のように表示電極Xと表示電極Yとに交互に振幅Vs なわち、表示電極Xと表示電極Yとを交互に一時的に電 位Vsにバイアスする。とれにより、表示電極Xと表示 電極Yとの間(これをXY電極間という)に交番極性の バルス列が加わる。バルスベース電位(通常はグランド レベル:GND)とバイアス電位との差、すなわち維持 電圧Vsは駆動マージン範囲内の値に設定される。駆動 マージンは、放電開始管圧VPと点灯を維持するのに必 要な最低の印加電圧Vsmとの差で定義される。維持電 圧VsをVf以上とすると、アドレッシングで非点灯と したセルでも放電が起こってしまう。維持電圧VsをV sm未満とすると、点灯状態のセルが消灯状態になって しまう。

#### [0008]

【発明が解決しようとする課題】PDPのセルは電源か ちみて容置性負荷であるので、サステインパルスPsの 印刻に際して、セルのもつ静電容置(CP)を充電する 電流が流れる。通常、静電容量の端子間電圧が維持電圧 Vsに達した時点より遅れて表示放電が起こり、それに ともなって放電電流(これを発光電流という)が流れ る。従来では、放電電流がPDPに接続された電源回路 40 からセルへ供給されていた。このため、電力供給経路が 長く、かつ電流がスイッチングトランジスタを含む多く の回路デバイスを経由することから、電力損失が大き く、これが発光効率を低下させるいう問題があった。 【① 0 0 9】本発明は、電力損失を低減して発光効率を 高めることを目的としている。

### [0010]

【課題を解決するための手段】本発明においては、表示 電極間の容置を表示放電が起こるように十分に充電した 後、電源とセルとの通常を遮断する。この遮断と表示放 50 ちれる。図において表示電極X、Yの参照符号の添字

**湾とか時間的に重なるように、充穹竜圧および充電期間** を設定する。進断期間に表示放電が起こると、放電電流 は充電された容量から放電ギャップへ供給される。この 場合、容置への充電電流と比べて急激に流れる放電電流 の経路がセルの内部となるので、従来のごとく電源から 放電電流を供給する場合と比べて電力損失が少ない。

【①①11】図1は本発明に係る基本的な駆動電圧波形 および放電電流波形を示す図である。駆動電圧波形は、 維持電圧Vsより高い電圧VoをXY電極間に印加する 16 段階と、それに続くハイインピーダンス段階と、維持電 圧Vsを印加する段階とをもつ階段状であることを特徴 としている。ハイインピーダンス段階は電源からセルへ の通電を遮断する段階である。波形の立上りから電圧V oを印加する時間をTo. ハイインピーダンス段階の時 間をTaとする。この波形では、初期に弯圧Voの印加 によってXY電極間の容量に多くの電力を供給する。そ の後、放電が発生すると、放電ガスに流れる電流として 電力が消費される。この放電が終息するまでに外部から の電力供給を絶つと放電ガス中に流れる電力はXY電極 の単純矩形波形のサスティンバルスPsを60加する。す 20 間の容置から供給されることになる。その後、放電が終 息する前に印加電圧を適当な電圧Vsとすることで、終 了状態での壁電荷置が点灯能時に適するようにコントロ ールされる。

> 【①①12】図2は電圧Voに対する効率の依存性を示 すグラフ、図3は駆動弯圧マージンを示すグラフであ る。発光効率は、放電電流のうちの容量による供給分の 割合に依存する。通常を遮断する期間に放電電流のビー クが現れるように電圧Voを設定するのが望ましい。図 3が示すとおり、電圧Voを変更しても十分な駆動マー 30 ジンを確保することができる。本発明の駆動波形によれ は、駆動マージンを損なわずに電力損失を低減すること ができ、これによって発光効率を高めることができる。 [0013]

【発明の実施の形態】図4は本発明に係る表示装置の機 成図である。表示装置100は、nffm列のカラー表示 画面を有した面放電型のPDP1と、セルの発光を制御 するドライブユニット70とから構成されており、壁鑽 け式テレビジョン受像機。 コンピュータシステムのモニ ターなどとして利用される。

【()()14】PDP1は一対の基板構体1(),2()から なる。基板模体とは、ガラス基板上に電極その他の構成 要素を設けた構造体を意味する。PDP1では、表示放 電を生じさせるための電極対を構成する表示電極X、Y が同一方向に配列され、これら表示電極X、Yと交差す るようにアドレス電極Aが配列されている。豪示電極 X、Yは画面の行方向(水平方向)に延び、誘電体およ び保護膜で窺われている。表示電極Yはスキャン電極と して用いられる。アドレス電極Aは列方向(垂直方向) に延びており、アドレス電極Aはデータ電極として用い

(1. n) は対応する「行"の配列順位を示し、アドレス電便Aの参照符号の添字(1 $\sim$ m) は対応する"列"の配列順位を示す。行は列方向の配置順序が等しい列数分(n個)のセルの集合であり、列は行方向の配置順序が等しい行数分(n 個)のセルの集合である。また、活弧内のアルファベットR、G、Bはそれを付した要素に対応するセルの発光色を示す。

5

【0015】ドライブユニット70は、コントローラ7 1. 電源回路 73、Xドライバ81. Yドライバ84、 およびAドライバ88を有している。ドライブユニット 70にはTVチューナ、コンピュータなどの外部装置か らR.G.Bの3色の輝度レベルを示すフレームデータ Dfが各種の同期信号とともに入力される。フレームデ ータD f はコントローラ? 1 の中のフレームメモリに一 時的に記憶される。コントローラ71は、フレームデー タDfを階調表示のためのサブフレームデータDsfに 変換してAドライバ88へ送る。サブフレームデータD sfはlセル当たりlビットの表示データの集合であっ て、その各ビットの値は該当する1つのサブフレームに おけるセルの発光の要否。厳密にはアドレス放電の要否 20 を示す。なお、インタレース表示の場合には、プレーム を構成する複数のフィールドのそれぞれが複数のサブフ ィールドで構成され、サブフィールド単位の発光制御が 行われる。ただし、発光制御の内容はプログレッシブ表 示の場合と同様である。

【()() 16】図5は表示画面のセル配列を示す平面図で ある。表示画面において放電空間30は規則的に蛇行す る隔壁29によって列ごとに区画され、広大部(行方向 の帽の大きい部分) 31Aと狭窄部(帽の小さい部分) 31Bとが交互に並ぶ列空間31が形成されている。す なわち、各隔壁29は平面視において一定の周期および 幅で波打っており、隣り合う隔壁29との距離が列方向 における等間隔の位置ごとに一定値より小さくなるよう に配置されている。一定値とは放電の抑止が可能な寸法 であり、ガス圧などの放電条件によって定まる。隣り台 う隔壁で挟まれた列空間31が全ての行に跨がって連続 する構造は、列単位のプライミングによる駆動の容易 化、蛍光体層の膜厚の均一化、および製造における排気 処理の容易化を図る上で有利である。 狭窄部3 1 Bでは 面放電が生じにくく、広大部31Aが実質的に発光に寄 与する。したがって、各行において1列置きにセルが配 置されることになる。そして、隣り合う2つの行に注目 すると、セルの配置される列が1列毎に交互に入れ替わ る。つまり、セルは行方向および列方向の双方において 千鳥状に並ぶ。 各セルCは表示画面における1つの広大 部31Aの範囲内の構造体である。図では代表として5 個のセルCを鎖線の円で示してある(図を見やすくする ために円は実際より若干大きい範囲を囲んでいる)。P DP1では、RGBの計3つのセルによって1つの画案

タ)配列形式である。三角配列は、行方向においてセルの帽が画素ピッチの1/3よりも大きく、インライン配列に比べて高錯細化に有利である。また、画面のうちの非発光領域の占める割合が小さいので、高輝度の表示を行うことができる。なお、必ずしも水平方向を行方向とする必要はなく、金直方向を行方向とし水平方向を列方向としてもよい。

【①①17】図6はPDPのセル構造を示す斜視図である。PDP1では、前面側のガラス基板11の内面に表示電板X,Y.誘弯体層17および保護膜18が設けられ、背面側のガラス基板21の内面にアドレス電板A、総線層24、隔壁29、および受光体層28R、28G、28Bが設けられている。表示電板X,Yは、それぞれが面放電ギャップを形成する透明準電膜41とバス等体としての金属膜42とから構成され、列方向に一定の間隔(面放電ギャップ)を隔てて交互に配列されている。面放電ギャップのギャップ方向、すなわち表示電極X、Yの対峙方向は列方向である。

[0018] 図7は表示電極の形状を示す平面図である。表示電極X、Yのそれぞれは、列方向に蛇行しながら行方向に延びる透明導電膜41と、広大部31Aを避けるように隔壁29に沿って蛇行しながら行方向に延びる帯状の金属膜42とで構成される。返明導電膜41は、波打つように湾曲した帯状であって、列毎に金属膜42から広大部31Aに向かって張り出す弧状のギャップ形成部を有した形状にバターニングされている。各広大部31Aにおいて、表示電極Xのギャップ形成部と表示電極Yのギャップ形成部とが対峙し、設状の面放電ギャップを形成する。対峙するギャップ形成部の対におい。ない、帯状の透明導電膜41の幅は規則的に変化してもよい。

【0019】との電極形状によれば、直線帯状とする場合と比べて、面放電ギャップ長(最短電極間距離)を増大させずに電極間距離の静電容置を低下させることができる。また、広大部31Aの行方向中央での透明導電膜41と金属膜42との距離が大きいので、透明導電膜41と金属膜42との隙間での電界強度が小さくなり、行間の放電干渉を防止することができる。さらに、副次的な効果として、金属膜42による選光が軽減されて発光40 効率が高まる。

写する。したがって、各行において1列置きにセルが配置されることになる。そして、隣り合う2つの行に注目すると、セルの配置される列が1列毎に交互に入れ替わる。つまり、セルは行方向および列方向の双方において・一部で数4のサブフレームSFに分割する。つまり、各アールには表示回面における1つの広大・部31Aの範囲内の構造体である。図では代表として5個のセルCを鎖線の円で示してある(図を見やすくするために円は実際より若干大きい範囲を囲んでいる)。PD1では、RGBの計3つのセルによって1つの画素が構成され、カラー表示の3色の配列形式は三角(デル 50 み付けを最小して偽輪郭を低減してもよい。このような

フレーム機成に合わせてフレーム転送函期であるフレー ム期間Tfをq個のサブフレーム期間Tsfに分割し、 各サブフレームSFに1つのサブフレーム期間Tsfを 割り当てる。さらに、サブフレーム期間「SIを、初期 化のためのリセット期間TR、アドレッシングのための アドレス期間TA、および点灯維持のための表示期間T Sに分ける。リセット期間TRおよびアドレス期間TA の長さが重みに係わらず一定であるのに対し、表示期間 TSの長さは重みが大きいほど長い。したがって、サブ ームSFの重みが大きいほど長い。駆動シーケンスはサ ブフレーム毎に繰り返され、q個のサブフレームSFに おいてリセット期間TR・アドレス期間TA・表示期間

TSの順序は共通である。

7

【0021】以下、本発明に深く関わる表示期間TSの 駆動波形を例示する。図9は駆動波形の第1例を示す図 である。この例では、対をなす表示電極X、Yのそれぞ れに対して、正の電圧、それより低い正の電圧、および グランドレベルの3種類の電位設定をする。最も高い電 圧の印加時間が短く、高い電圧から低い電圧への切換り 20 の電位であった表示電極をハイインビーダンス状態と 時に破譲で示すハイインピーダンス期間を設ける。な お 負の低い電圧と負の高い電圧とグランドレベルの3 程類の電位設定でも同様の駆動が可能である。低い電圧 の印加時間が短く、低い電圧から高い電圧に切換り時に ハイインピーダンス期間を設ければよい。この例におけ るXY電極間の電位差の絶対値はOボルトを含めないで 2つとなる。この例は、電源の出力極性が単一でよいと いう長所をもつ。

【()()22】図1()は駆動液形の第2例を示す図であ る。この例の駆動波形は、正の弯圧と負の弯圧とGND レベルの3 種類の設定電位をもつ。表示電極X、Yの一 方に正の電圧が印加されると同時に他方の電極に負の電 圧が印加される。負の管圧印加が短く、負の管圧からグ ランドレベルに切り換るときにハインピーダンス期間が 設けられる。これと同様に、正の電圧印加時間を短く し、正の電圧からグランドレベルに切り換るときにハイ インピーダンス期間を設けてもよい。XY電極間の電位 差の絶対値は0ボルトを含めないで2つある。との例は 耐圧の低いデバイスで電源を構成できるという長所をも つ。

【()()23】図11は駆動波形の第3例を示す図であ る。この例の駆動波形は、正の高い電圧と正の低い電圧 とグランドレベルとをもつ。一方の表示電極に正の高い 電圧を印加した後に、短い時間をあけて他方の表示電極 を電源から切り能してハイインピーダンス状態とし、そ の後に正の低い電圧を印加する。これらを負の低い電圧 と負の高い電圧とグランドレベルとに置き換えてもよ い。XY電極間の電位差の絶対値はOボルトを含めない で2つある。

【① 024】図12は駆動波形の第4例を示す図であ

る。この例は、上述の第3例の電極電位設定を負極性側 にシフトさせたものに相当する。この駆動波形は、正の 電圧とグランドレベルと負の電圧とをもつ。対をなする 示電極X、Yを同時に負の電位とした後、一方の表示電 極を正の電位とし、短い時間の後に、他方の表示電極を ハイインピーダンス状態とした後にグランドレベルとす る。とれに代えて、表示電極X, Yを同時に正の電圧と した後、一方の表示電極を負の電位とし、短い時間の後 に、他方の表示電極をハイインピーダンス状態とした後 フレーム期間Tsfの長さも、それに該当するサブフレ 10 にグランドレベルとしてもよい。XY電極間の電位差の 絶対値は0ボルトを含めないで2つある。この例では、 上途の第2例と比べて、ハイインピーダンス状態とする 時点とその前の電位の切換え時点との間隔が長いので、 電極電位制御に用いるスイッチングデバイスに対する応 答性の要求が緩和される。

> 【0025】図13は駆動波形の第5例を示す図であ る。この例の駆動波形は、正の電圧とグランドレベルと 負の電圧とをもつ。一方の表示電極を負の電位とした 後、他方の表示電極を正の電位とし、短い時間の後に負 し、その後にハイインピーダンス状態であった表示電極 をグランドレベルとする。これに代えて、一方の表示電 極を正の電位とした後、他方の表示電極を負の電位と し、短い時間の後に正の電位であった表示電極をハイイ ンピーダンス状態とし、その後にハイインピーダンス状 筬であった表示電極をグランドレベルとしてもよい。 🗙 Y電極間の電位差の絶対値は()ボルトを含めないで3つ ある。XY電極間電圧の極性が反転するまでを1つのパ ルスとし、パルス前縁から順に印加電圧を第1レベル、 第2レベル、第3レベルとすると、第2レベルが最大電 圧となる。ハイインピーダンス期間で表示放電を起こす には第1レベルは第3レベルよりも低い電圧である必要 がある。

【0026】XY電極間の電圧に注目してこの第5例を 上述の第1~第4例と比較すると、ハイインピーダンス 期間がパルスの前縁から遅れている。この遅れが表示放 電の発生タイミングとハイインピーダンス期間との重な りを調整する役割を担っている。第1レベルを保持する 期間Tsをパラメータとして、電圧Voに対する効率の 46 依存性を図14に示す。図14が示すとおり第5例に は、高効率化を電圧Voが低くても実現できるようにな るという長所がある。

【0027】図15は駆動回路の構成例を示す図、図1 6はスイッチングのタイムチャートである。ここでは第 4 例の駆動波形を発生させる場合を説明する。図示の回 路は、正の電圧を発生する電源に接続された幾子XTP 1. YTP1. PDP1につながれた出力端子XOU T. YOUTと端子XTP1. YTP1との通電制御の ためのスイッチXSw1、YSw1、スイッチXSw 50 1. YSwlから出力端子XOUT、YOUTへ向かう

(6)

電流路を形成する整流景子XD1, YD1、角の電圧を 発生する電源に接続された端子XTP2, YTP2、端 子XTP2, YTP2と出力端子XOUT, YOUTと の道電制御のためのスイッチXSw2、YSw2、出力 逸子XOUT、YOUTからスイッチXSw2、YSw 2へ向かう電流路を形成する整流素子XD2, YD2、 グランド線に接続された端子XTP3、YTP3、端子 XTP3、YTP3と出力端子XOUT、YOUTとの 通電制御のためのスイッチXSw3、YSw3、スイッ チXSw3, YSw3から出力端子XOUT, YOUT 10 力端子YOUTの電位をグランドレベル以上としないよ へ向かう電流路を形成する整流素子XD3, YD3、グ ランド線に接続された端子XTP4、YTP4、端子X TP4、YTP4と出力端子XOUT、YOUTとの通 電制御のためのスイッチXSW4, YSW4、出方端子 XOUT. YOUT かちスイッチXSw4, YSw4へ 向かう電流器を形成する整流素子XD4, YD4. 正の 電圧を発生する電源に接続された端子XTP5、YTP 5. 出力绝子XOUT, YOUTから端子XTP5, Y TP5へ向かう電流路を形成する整流素子XD5、YD 5. 負の電圧を発生する電源に接続された端子XTP 6、YTP6、および総子XTP6、YTP6から出力 總子XOUT、YOUTへ向かう電流路を形成する整流 素子XD6、YD6を有している。

【0028】駆動波形において、2パルス分の駆動期間 &Т1. Т2. Т3, Т4, Т5, Т6, Т7. Т8К 分ける。期間T1、T5では表示電価X、Yがともに負 電位となる。期間T2, T6では表示電極X, Yの一方 が正電位となり、かつ他方が負電位となる。期間T3, T?では、期間T2または期間T6において負電位とな っていた表示電極がハイインピーダンス状態となる。期 30 間T4,T8では、表示電極X,Yの一方が正電位とな り、かつ他方がグランド電位となる。

【0029】期間T1では、スイッチXSw2、YSw 2を閉じることで出力端子XOUT、YOUTを双方と も負電位としている。この時にスイッチXSW4、YS w4は閉じていても聞いていてもよい。期間下1におい TスイッチXSwl, XSw3, YSwl, YSw3は 関いておく。また、スイッチXSw2、XSw4は期間 T2になるまでに関く。

【① 03 0】期間T2において、スイッチXSwlを閉 49 じて出力幾子XOUTを正電位とする。その際に、グラ ンド線から出力端子XOUTに向けて電流を流すスイッ チXSw3は閉じていても開いていてもよい。期間T2 ではスイッチYSw2は閉じており、出力端子YOUT は貧電位となっている。スイッチYSw4は閉じていて も開いていてもよい。

【0031】期間T3において、スイッチXSw1, X Sw2, XSw3, XSw4は期間T2の状態を維持す る。期間T3にスイッチYSw2を開くことで、負の弯 源からの電力供給を遮断する。この状態においては、出 50 力端子YOUTはグランドレベルよりも低電位となって いるが、整流素子YD4が接続されているので、スイッ チYSw4が閉じていても出力端子YOUTはハイイン ピーダンス状態となる。また、この期間下3に放電が発 生させると出力端子YOUTの電位は上昇する。この電 位上昇が大きいとXY電極間電位差が小さくなり、壁電 筒の形成が不十分となり駆動マージン不良を引き起こ す。期間T3において出力端子YOUTからグランド線 へ電流を流すスイッチYSW4を閉じておくことで、出 うにすることができる。

【0032】期間T4において、スイッチXSW1, X Sw2, XSw3, XSw4は期間T2の状態を維持す る。スイッチYSw3,YSw4を閉じることで出力総 子YOUTをグランドレベルに固定する。

【0033】期間T5~T8においては、期間T1~T 4における表示電極Xと表示電極Yとの関係を入れ換え たスイッチングを行なう。

[0034]

【発明の効果】請求項」ないし請求項での発明によれ は、電力損失を低減して発光効率を高めることができ る.

【図面の簡単な説明】

【図1】本発明に係る基本的な駆動電圧波形および放電 電流波形を示す図である。

【図2】電圧Voに対する効率の依存性を示すグラフで

- 【図3】 駆動電圧マージンを示す グラフである。
- 【図4】本発明に係る表示装置の構成図である。
- 【図5】表示画面のセル配列を示す平面図である。
  - 【図6】PDPのセル構造を示す斜視図である。
  - 【図?】表示電極の形状を示す平面図である。
  - 【図8】フレーム分割の概念図である。
  - 【図9】駆動波形の第1例を示す図である。
  - 【図10】駆動波形の第2例を示す図である。
  - 【図11】駆動波形の第3例を示す図である。
  - 【図12】駆動波形の第4例を示す図である。
  - 【図13】駆動波形の第5例を示す図である。
- 【図 14】 駆動波形の第5例に係る電圧Voに対する効 率の依存性を示すグラフである。
  - 【図15】駆動回路の構成例を示す図である。
  - 【図16】 スイッチングのタイムチャートである。
  - 【図17】従来の駆動電圧波形を示す図である。

【符号の説明】


1 PDP

X、Y 表示電極

T1~T8 サブフレーム期間


70 ドライブユニット (駆動装置)


100 表示統置




特闘2003-29700

(8)









(9)

特闘2003-29700







### [図14]



### [図15]




[2016]



## [図17]

#### 従来の数単電圧波形を示す図



フロントページの続き

(51) Int.Cl.'

識別記号

F i G09G 3/28

テーマコード(参考) Ē

(10)

特闘2003-29700

Fターム(参考) 50058 AA11 BA02 BA26 BA35 BB01 5C080 AA05 BB05 CC03 DD26 EE29 FF12 GG12 HH02 HH04 JJ02 3303 3304 3305 3306